【導(dǎo)讀】分析了高速數(shù)據(jù)采集系統(tǒng)對采樣時鐘抖動的要求，給出了時鐘相位噪聲和時鐘抖動的轉(zhuǎn)換關(guān)系；采用HITTITE的HMC1035LP6GE頻率綜合芯片作為主芯片，設(shè)計了時鐘生成電路，2 500 MHz輸出時鐘抖動測量值90 fs（整數(shù)工作模式，輸入頻率100 MHz，鑒相頻率100 MHz，環(huán)路濾波帶寬127 kHz，積分區(qū)間［10 kHz，10 MHz］）。對比時鐘生成電路在各種工作模式下的性能，給出了對應(yīng)的設(shè)計指南。
引 言
近些年來，國內(nèi)對高速數(shù)據(jù)采集系統(tǒng)的研究如火如荼，取得很多的成果。在高速數(shù)據(jù)采集系統(tǒng)中，有幾個性能經(jīng)常被比較提出，包括：模擬輸入帶寬、采樣率、分辨率、有效位和存儲深度等，前4個指標主要由數(shù)據(jù)采集系統(tǒng)前端來決定（數(shù)字增強型的輸入帶寬、數(shù)字增強型的分辨率和數(shù)字增強型的有效位不在討論之列）。數(shù)據(jù)采集系統(tǒng)的前端主要包括了前端模擬信號調(diào)理電路、模擬數(shù)字轉(zhuǎn)換器（Analog to digital converter, ADC）、超低抖動時鐘產(chǎn)生電路等。
目前，很多應(yīng)用場合都使用具有高采集率、高分辨率的ADC，為充分利用ADC的帶寬、采樣率、分辨率和有效位等性能，必須為ADC選擇極低噪聲的模擬信號調(diào)理電路、超低抖動的時鐘產(chǎn)生電路和超低紋波電源產(chǎn)生電路等。以下將重點討論ADC的有效位指標，影響ADC的有效位（Effective number of bits，ENOB）的因素很多，包括ADC自身因素（ADC的孔徑抖動（Aperture jitter）、ADC的量化噪聲（Quantization noise）、ADC的非線性等、模擬輸入信號噪聲、采樣時鐘抖動、電源紋波噪聲等，信噪比（Signal to noise ration, SNR）具體可參考式（1），該公式的描述中未體現(xiàn)電源紋波噪聲，或者已經(jīng)將電源紋波噪聲等效在其他因素中[1?5]。
式中：fin為滿量程（ADC輸入量程）模擬輸入的標準正弦波頻率；tjrms為ADC的孔徑抖動和采樣時鐘抖動的均方根值；ε為ADC的非線性，包含了積分非線性和微分非線性；N為ADC量化位數(shù)；VNOISErms為模擬輸入噪聲。在模擬輸入滿量程（不考慮幅度修正問題）且tjrms=0、ε=0、VNOISErms=0的情況下，僅考慮ADC量化噪聲貢獻，得到ADC的理想信噪比為
式中信納比(Signal to noise and distortion ratio， SINAD)為信號功率與噪聲、諧波功率之比；ENOB為ADC的實際有效位數(shù)。
在模擬輸入滿量程且ε=0、VNOISErms=0的情況下，將量化噪聲等效到tjrms中，得到僅由抖動貢獻的SINAD（如式（3））[6]。此處亦可以考慮成將其余因素全部等效為抖動tjrms的貢獻，則
在模擬輸入滿量程且tjrms=0、VNOISErms=0的情況下，將量化噪聲等效到ε中，得到僅由非線性動貢獻的SINAD（如式（4））。此處亦可以考慮成，將其余因素全部等效為非線性ε的貢獻。
可以看到， fin、tjrms、ε、VNOISErms與外部輸入相關(guān)，可以通過降低采樣時鐘抖動、降低電源噪聲和提高模擬輸入信號品質(zhì)等途徑，提高ADC的有效位數(shù)ENOB[7]。應(yīng)用舉例：在輸入信號頻率 fin=125 MHz且要求ADC有效位ENOB=10 bits情況下，根據(jù)式（2，3）得到：等效抖動tjrms=1.02 ps，此處的等效抖動包括了ADC的自身因素和各種外界因素的貢獻，實際對采樣時鐘抖動的要求更高。若在輸入信號頻率 fin=125 MHz且要求ADC有效位ENOB=14 bits情況下，根據(jù)式（2）和式（3）得到：等效抖動tjrms=64 fs?？梢钥闯?，對于高頻輸入模擬信號且高有效位的ADC設(shè)計，低抖動的時鐘設(shè)計是一個關(guān)鍵，降低采樣時鐘抖動，不僅能夠提高ADC有效位ENOB，還能夠提高ADC的模擬輸入帶寬[8]。
1 時鐘相位噪聲和時鐘抖動
數(shù)據(jù)采集系統(tǒng)中經(jīng)常提到的時鐘相位噪聲和時鐘抖動指標，兩者是同一項時鐘性能在頻域和時域的不同表現(xiàn)形式，本質(zhì)是衡量時鐘短期穩(wěn)定性的指標。時鐘的長期穩(wěn)定性使用頻率漂移（Frequency drift）來描述，其短期穩(wěn)定性使用時鐘抖動（Clock jitter）或者時鐘相位噪聲（ Clock phase noise）來描述[9?11]。
時鐘抖動（Clock jitter）。表示時鐘抖動的方法有多種[12]：周期抖動（Period jitter）、周期到周期抖動（Cycle to cycle jitter）、時間間隔誤差（Time interval error）等，其中周期抖動比較常見。
相位噪聲。L(f)定義為在1 Hz的帶寬劃分下，頻率fm處的功率與時鐘中心頻率f0（亦稱載波頻率fc）的功率之比，如式（5），一般用 dBc/Hz表示[13]，有的文獻中將S(fm)寫成PN(fm)，其中S代表頻譜（Spectrum）；PN代表相位噪聲，S(f)為時鐘的功率譜密度 (Power spectrum density，PSD)函數(shù)，單位為W/Hz。
以下討論的時鐘抖動指的是時鐘周期抖動，將時鐘周期抖動和相位噪聲關(guān)聯(lián)起來并進行相互轉(zhuǎn)換，需要借助于相位抖動（Phase jitter）。相位抖動定義為相位噪聲功率譜密度上一定頻帶內(nèi)的相位噪聲能量總和，如式（6），單位弧度，式中，f1，f2為頻率積分區(qū)間的下限、上限。相位抖動是一個頻域的概念，頻域的相位抖動和時域的周期抖動之間換算關(guān)系為
關(guān)于相位抖動的頻率積分區(qū)間[f1，f2]，理論上講，積分區(qū)間下限f1應(yīng)該盡量低，f1為1 Hz、10 Hz等，帶寬上限應(yīng)盡量高， f2為2 f0、+∞+∞。實際使用時，需要根據(jù)應(yīng)用場合調(diào)整頻率積分區(qū)間 [12]，例如：光纖通道的時鐘抖動的積分區(qū)間為[637 kHz,10 MHz]，10 GHz以太網(wǎng)XAUI中時鐘抖動的積分區(qū)間為[1.875 MHz,20 MHz]，SATA/SAS的時鐘抖動的積分區(qū)間為[900 kHz,7 MHz][14]。
2 時鐘產(chǎn)生電路
根據(jù)以上理論分析，為了使ADC芯片可以實現(xiàn)最佳性能，需要為其提供超低抖動的時鐘信號。選用了HITTITE公司（已被ADI收購）的HMC1035LP6GE[15?17]（以下簡稱HMC1035）時鐘產(chǎn)生芯片（或稱為頻率綜合芯片），設(shè)計實現(xiàn)了超低抖動時鐘產(chǎn)生電路，主要驗證以下功能：（1）實現(xiàn)整數(shù)模式和小數(shù)模式下時鐘頻率輸出，比較兩者的時鐘抖動。（2）整數(shù)模式下鑒相頻率（Phase detector frequency, PFD）對輸出時鐘抖動的影響。（3）供電電源對HMC1035輸出的影響等。HMC1035工作在整數(shù)模式、50 MHz輸入、2 500 MHz輸出的時鐘抖動典型值為97 fs[12 kHz,20 MHz]，622.08 MHz輸出的時鐘抖動典型值為107 fs[12 kHz,20 MHz]。
圖1為時鐘產(chǎn)生電路的原理圖。高穩(wěn)參考信號源采用的是Crystek公司的CCHD?950?25?100M：輸出頻率為100 MHz[18]，實際測量其時鐘抖動為135 fs[10 kHz,10 MHz]；高速信號扇出芯片采用HITTITE公司的HMC987LP5GE芯片[19]，用于低噪聲時鐘分配，可以完成1∶9扇出緩沖器功能。
圖 1 時鐘產(chǎn)生電路原理圖
PCB設(shè)計采用了4層板結(jié)構(gòu)：L1（TOP，Signal）→L2（GND）→L3（Power）→L4（Bottom，Signal），F(xiàn)R?4板材，1.6 mm標準厚度。設(shè)計時，TOP層、Bottom層走線阻抗控制，單線特征阻抗50 Ω，差分線特征阻抗100 Ω，Top、Bottom層表面鋪銅接地。電源設(shè)計采用外部電源供電，分析了2種供電方式對HMC1035輸出頻率的影響。關(guān)于高速電路的電源去耦的設(shè)計，有很多專門的文章進行論述[20?23]，這里不再贅述。
HMC1035窄帶環(huán)路濾波的設(shè)計關(guān)系到PLL的頻率鎖定和時鐘噪聲濾除[24?25]：寬帶濾波器有利于鎖定但不利于濾除噪聲，窄帶濾波器有利于濾除噪聲但不利于鎖定，最終使用器件手冊上給出的127 kHz的無源四階低通環(huán)路濾波器。
需要特別指出的是，在工作時，高速芯片引腳的連接，除了給定的NC引腳可以懸空之外，在芯片工作時需要使用的引腳，不推薦懸空，引腳一旦懸空，容易導(dǎo)致引腳狀態(tài)未知，影響系統(tǒng)的穩(wěn)定。設(shè)計的時鐘產(chǎn)生電路實物圖如圖2所示。
圖 2 時鐘產(chǎn)生電路實物
3 時鐘電路測試
時鐘抖動測試儀器采用ROHDE&SCHWARZ公司的FSW13頻譜與信號分析儀，采用標準配件，在進行頻譜分析時，積分區(qū)間[10 kHz,10 MHz]。
3.1 整數(shù)模式和小數(shù)模式下的時鐘抖動比較
采用直流電壓源供電，直流電壓源型號Agilent E3631A，通過SPI配置HMC1035芯片，測量HMC1035在整數(shù)模式和小數(shù)模式輸出時鐘的抖動，其它工作條件都相同，得到表1。表1中HMC1035 2500 MHz?50M Hz?integer表示HMC1035頻率綜合芯片工作條件為整數(shù)模式、50 MHz鑒相器（Phase detector，PD）頻率、2 500 MHz 壓控振蕩器（Voltage controlled oscillator，VCO）頻率。HMC1035 2 500 MHz?50 MHz?fractional表示HMC1035頻率綜合芯片工作條件為小數(shù)模式、50 MHz PD頻率、2 500 MHz VCO頻率。測量得到高穩(wěn)參考信號輸出的100 MHz對應(yīng)的時鐘抖動典型值為135 fs（以下簡稱為100 MHz VCXO jitter），高速信號扇出后的100 MHz信號時鐘抖動典型值為152 fs（以下簡稱為HMC987 fanout jitter），以下表1重復(fù)部分不再贅述。
表 1 整數(shù)模式和小數(shù)模式對HMC1035芯片輸出性能的影響
整數(shù)模式下鎖相環(huán)（Phase lock loop, PLL）的輸出分頻率受限于PD的頻率步進。小數(shù)模式的優(yōu)點在于可以提高PLL的輸出分辨率，顯著改善鎖定時間，但是小數(shù)模式下工作的PLL的輸出雜散水平較高，影響時鐘抖動指標?？梢钥吹剑盒?shù)模式下的輸出時鐘抖動明顯高于整數(shù)模式下的輸出時鐘抖動[26?27]。原因在于整數(shù)模式下，不使用Σ?Δ調(diào)制器，降低了引入的時鐘抖動。按照抖動的平方根值理論，可以看到Σ?Δ調(diào)制器的抖動貢獻約為 (1232-982)0.5=74 fs（2 500 MHz輸出頻率，單次，未考慮統(tǒng)計漲落）。此處同時給出2 488,622,77.76 MHz的輸出時鐘抖動測量值，是為了與手冊給出的典型值進行對比。
3.2 整數(shù)模式下PD工作頻率對時鐘抖動的影響
采用直流電壓源供電，HMC1035工作在整數(shù)模式下，PD工作頻率為100，50，10，1 MHz，測量輸出時鐘抖動性能，結(jié)果如表2所示，分析PD工作頻率對輸出時鐘抖動的影響。
表 2 PD工作頻率對HMC1035芯片輸出性能的影響
PD有2個輸入端，一端接參考輸入頻率fxtal的R分頻，一端接VCO工作頻率fVCO的N分頻。PD穩(wěn)定工作在整數(shù)模式時，PD無偏置，電流為0，此時，只需要考慮PD工作頻率fPD對輸出時鐘抖動的貢獻，fPD表示為
PD將fVCO的N分頻的反饋頻率與輸入?yún)⒖碱l率的某一分頻形式進行鑒相，輸出一個電流，經(jīng)過積分和外部環(huán)路濾波，產(chǎn)生一個電壓，這個電壓驅(qū)動VCO提高或者降低頻率，使PD的輸出電流的等效電壓接近0，達到平衡。提高fPD，可以降低輸出時鐘相位噪聲，相位噪聲是在PD的最高工作頻率上加20 logR，因此R越大，PD工作頻率越低，相位噪聲越差，R增大一倍，相位噪聲降低3 dB，應(yīng)該使用可行的PD最高工作頻率，但實際往往需要均衡[28?29]。文章表格描述的大部分HMC1035的輸出時鐘抖動都是基于50 MHz的fPD，該fPD為器件手冊推薦工作頻率；但是fPD為100 MHz時，HMC1035的輸出時鐘抖動指標更優(yōu)，只是鎖定時間增加，功耗增加。
3.3 整數(shù)模式下供電電源對時鐘抖動的影響
HMC1035芯片在正常工作時，其功耗比較高，為保證PLL的輸出性能，需要選擇好供電方式，并做好電源的去耦和PCB散熱等工作。在保證電源去耦的前提下，分析了直流電壓源（Agilent E3631A）供電和DC/DC開關(guān)電源（PTH08T240W）供電對PLL芯片輸出性能的影響，如表3所示。另外給出了直流電壓源供電時HMC1035的典型相位噪聲曲線（圖3）。
表 3 直流供電和DC/DC電源供電對HMC1035芯片輸出性能的影響
圖 3 HMC1035的典型相位噪聲示意圖
可以看出，開關(guān)電源供電對整個系統(tǒng)的性能影響很大，不僅增加了HMC1035的輸出時鐘抖動，而且增加了信號路徑上的所有時鐘抖動。開關(guān)電源供電對HMC1035的輸出時鐘抖動貢獻較大，預(yù)估約為90 fs（2 500 MHz輸出頻率，單次，未考慮統(tǒng)計漲落），其貢獻主要來源于開關(guān)頻率及其高次諧波的影響。采用外部直流電壓源供電后，HMC1035的輸出頻譜上，在300 kHz的開關(guān)頻率附近依然有毛刺，如圖3所示。這是因為SPI配置HMC1035、HMC987的工作狀態(tài)的芯片由開關(guān)電源供電，SPI配置線路上未做好隔離處理，電源噪聲通過SPI配置線路耦合到HMC1035電路板上引起[30]。
3.4 分析與討論
受限于測量儀器的指標限制，本次實驗給出的時鐘抖動的積分區(qū)間為[10 kHz,10 MHz]，器件手冊給出的時鐘抖動指標的積分區(qū)間為[12 kHz,20 MHz]，根據(jù)測量得到的噪聲功率譜密度圖，可以從理論上推出積分區(qū)間[12 kHz,20 MHz]的時鐘抖動[13]。
根據(jù)式（5），如圖3所示，計算得到，在[10 kHz,12 kHz]區(qū)間，噪聲功率的貢獻約為6×10-9 dBc量級；在[10 MHz,20 MHz]的區(qū)間，噪聲功率的貢獻約為6×10-8 dBc量級。大致計算得到，在[10 kHz,10 MHz]區(qū)間，噪聲功率總體為10-6 dBc量級。在[10 kHz,10 MHz]區(qū)間噪聲功率基礎(chǔ)上，減去[10 kHz,12 kHz]區(qū)間的噪聲功率貢獻，加上[10 MHz,20 MHz]區(qū)間的噪聲功率貢獻，得到[12 kHz,20 MHz]區(qū)間的時鐘抖動數(shù)值。可以定量分析，[10 kHz,12 kHz]區(qū)間的噪聲功率和[10 MHz,20 MHz]區(qū)間的噪聲功率，相對于[10 kHz,10 MHz]區(qū)間的噪聲功率小很多，理論上講，[12 kHz,20 MHz]區(qū)間時鐘抖動比[10 kHz,10 MHz]區(qū)間的時鐘抖動指標稍低一些，但相差無幾。
以ADS5400為例說明超低抖動時鐘在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，ADS5400孔徑抖動aperture jitter為125 fsrms。當fin=125 MHz，ENOB=10 bits時，根據(jù)式（2，3），得出tjrms=1.02 ps[12 kHz,20 MHz]。與tjrms相比，ADC的孔徑抖動可以忽略，HMC1035輸出采樣時鐘抖動亦可以忽略，此處影響ADC有效位的因素主要為模擬輸入噪聲和電源紋波噪聲等其他因素。當fin=125 MHz，ENOB=14 bits時，根據(jù)式（2，3），得出tjrms=64 fs[12 kHz,20 MHz]。與tjrms相比，ADC的孔徑抖動、HMC1035輸出采樣時鐘抖動已經(jīng)無法滿足要求。當fin=1 250 MHz，ENOB=10 bits時，根據(jù)式（2，3），得出tjrms=102 fs[12 kHz,20 MHz]，與tjrms相比，ADC的孔徑抖動、HMC1035輸出采樣時鐘抖動已經(jīng)無法有效滿足要求。同理，當fin=1 250 MHz，ENOB=14 bits時，根據(jù)式（2，3），得出tjrms=6.4 fs[12 kHz,20 MHz]，目前所知的ADC芯片和時鐘產(chǎn)生電路都無法滿足要求，這種情況下，可以采用下變頻等方法對輸入高頻信號進行下變頻之后采樣，降低對ADC芯片和時鐘產(chǎn)生電路的要求。該方法在加速器的低電平控制（Low level radio frequency， LLRF）、數(shù)字移動通信等場景中應(yīng)用廣泛。
可以看到，針對低頻輸入信號、對有效位要求不高等情況時，采樣時鐘抖動對ADC有效位的影響較小，甚至可以忽略，這時需要注意低噪聲的模擬信號調(diào)理電路設(shè)計和電源完整性設(shè)計等。針對高頻輸入信號、對有效位要求高等情況時，采樣時鐘抖動對ADC有效位的影響很大，需要精心設(shè)計采樣時鐘等以充分提高數(shù)據(jù)采集系統(tǒng)的模擬輸入帶寬和有效位。
4 結(jié)束語
本文分析了影響高速數(shù)據(jù)采集系統(tǒng)有效位和帶寬的因素，推導(dǎo)給出時鐘抖動對有效位的影響。并且研究時鐘相位噪聲和時鐘抖動之間的轉(zhuǎn)換關(guān)系，給出了理論依據(jù)和轉(zhuǎn)換過程。
高速數(shù)據(jù)采集系統(tǒng)是一個系統(tǒng)工程，需要設(shè)計極低噪聲的模擬信號調(diào)理電路、超低抖動的時鐘產(chǎn)生電路、超低紋波電源產(chǎn)生電路等。針對高頻輸入信號進行數(shù)據(jù)采集、對有效位要求高等情況，選擇合適的時鐘產(chǎn)生方式、獲取超低抖動采樣時鐘尤其重要。
參考文獻
1 TILDEN S. IEEE standard for terminology and test methods for analog-to-digital converters[EB/OL]. (2011-01-14) [2020-02-10]. https://standards.ieee.org/standard/1241-2010.html. [百度學術(shù)]
2 林海川. 面向低頻射電探測的自觸發(fā)前端單元的研制[D]. 北京: 中國科學院高能物理研究所, 2014. [百度學術(shù)]
LIN Haichuan. R&D of the self-triggering front-end unit for low frequency radio detection[D]. Beijing: IHEP, CAS, 2014. [百度學術(shù)]
3 Kester W. Analog-digital Conversion[EB/OL]. (2004-03-01) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
4 李海濤,李斌康,阮林波. 高速高分辨率ADC有效位測試方法研究[J]. 電子技術(shù)應(yīng)用, 2013, 39(5):41-43. [百度學術(shù)]
LI Haitao, LI Binkang, RUAN Linbo. Research on the ENOB test methods of high-speed high-resolution ADC[J]. Application of Electronic Technique, 2013, 39(5): 41-43. [百度學術(shù)]
5 李海濤,阮林波,田耕. FFT方法在ADC有效位測試中的應(yīng)用探討[J]. 電測與儀表, 2013, 50(10): 14-17. [百度學術(shù)]
LI Haitao, RUAN Linbo, TIAN Geng. Application and discussion of the FFT methods in the ADC ENOB test[J]. Electrical Measurement and Instrumentation, 2013, 50(10): 14-17. [百度學術(shù)]
6 Pearson C. High-speed analog-to-digital converter basics[EB/OL]. (2011-01-01) [2020-02-10]. http://www.ti.com. [百度學術(shù)]
7 Brannon B. Sampled systems and the effects of clock phase noise and jitter [EB/OL]. (2004-12-01) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
8 余琨. ATE測試中抖動對高性能ADC測試結(jié)果影響與分析[J]. 電子技術(shù)應(yīng)用, 2016, 42(7): 46-49. [百度學術(shù)]
Yu Kun. Effects and analysis of jitter on high performance ADC in ATE testing[J]. Application of Electronic Technique, 2016, 42(7): 46-49. [百度學術(shù)]
9 吳義華, 宋克柱, 何正淼. 時鐘抖動測量方法[J]. 數(shù)據(jù)采集與處理, 2006, 21(1): 99-102. [百度學術(shù)]
Wu Yihua, Song Kezhu, He Zhengmiao. Clock jitter measurement method[J].Journal of Data Acquisition & Processing, 2006, 21(1): 99-102. [百度學術(shù)]
10 LALITTE V. IEEE standard definitions of physical quantities for fundamental frequency and time metrology-random instabilities[EB/OL]. (2009-02-27) [2020-02-10]. https://standards.ieee.org/standard/1139-2008.html. [百度學術(shù)]
11 陳鑫, 吳寧. 數(shù)字鎖相環(huán)的最優(yōu)化設(shè)計[J]. 南京航空航天大學學報, 2012, 44(1): 87-82. [百度學術(shù)]
CHEN Xin, WU Ning. Optimal design of digital phzse-locked loop[J]. Journal of Nanjing University of Aeronautics & Astronautics, 2012, 44(1): 87-82. [百度學術(shù)]
12 Sitime. Clock jitter definitions and measurement methods[EB/OL]. (2004-01-01) [2020-02-10]. http://www.sitime.com. [百度學術(shù)]
13 Kester W. Converting oscillator phase noise to time jitter [EB/OL]. (2008-10-01) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
14 Texas Instrument. LMK03806 datasheet[EB/OL]. (2018-09-01) [2020-02-10]. http://www.ti.com. [百度學術(shù)]
15 Analog Devices. HMC1035 datasheet[EB/OL]. (2017-02-23) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
16 羅陽. 一種寬帶亞皮秒級抖動時鐘發(fā)生器的設(shè)計[J]. 科技創(chuàng)新,2013, 19(7): 48-49. [百度學術(shù)]
LUO Yang. Design of wideband clock generator with sub-picosecond jitter[J]. Technology Innovation and Application, 2013, 19(7): 48-49. [百度學術(shù)]
17 潘玉劍,張曉發(fā),袁乃昌. 基于HMC830的低相噪低雜散頻率源的設(shè)計[J]. 電子設(shè)計工程, 2011, 19(10): 180-182. [百度學術(shù)]
PAN Yujian, ZHANG Xiaofa, YUAN Naichang. Design of low phase noise and low spurious frequency source based on HMC830[J]. Electronic Design Engineering, 2011, 19(10): 180-182. [百度學術(shù)]
18 CRYSTE K. CCHD-950 datasheet[EB/OL]. (2010-01-25) [2020-02-10]. http://www.crystek.com. [百度學術(shù)]
19 Analog Devices. HMC987LP5E datasheet [EB/OL]. (2010-11-18) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
20 于爭. 信號完整性 [EB/OL]. (2013-10-01) [2020-02-10]. http://www.sig007.com, 2010. [百度學術(shù)]
YU Zheng. Signal integrity [EB/OL]. (2013-10-01) [2020-02-10]. http://www.sig007.com, 2010. [百度學術(shù)]
21 孟祥勝, 車凱, 栗曉峰, 等. 高速PCB電路電源完整性仿真分析[J]. 電子技術(shù)應(yīng)用, 2019, 45(9): 50-53. [百度學術(shù)]
Meng Xiangsheng, Che Kai, Li Xiaofeng, et al. High-speed PCB circuit power integrity simulation analysis[J]. Application of Electronic Technique, 2019, 45(9): 50-53. [百度學術(shù)]
22 Alexander M. Power distribution system design-using bypass capacitors[EB/OL]. (2005-02-28) [2020-02-10]. http://www.xilinx.com, 2005. [百度學術(shù)]
23 KESTER W. Decoupling techniques [EB/OL]. (2009-03-01) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
24 邱亮, 茆亞洲, 彭滟, 等. 基于時鐘樹機制的超高速數(shù)字鎖相放大系統(tǒng)[J]. 數(shù)據(jù)采集與處理, 2019,34(4): 715-722. [百度學術(shù)]
Qiu Liang, Mao Yazhou, Peng Yan, et al. Ultra?high speed digital phase?locked amplifier system based on clock tree mechanism[J]. Journal of Data Acquisition & Processing, 2019,34(4): 715-722. [百度學術(shù)]
25 Analog Devices. Hmc833lp6g datasheet[EB/OL]. (2014-07-01) [2020-02-10]. http://www.analog.com. [百度學術(shù)]
26 楊建明. 小數(shù)分頻頻率合成器的Σ-Δ調(diào)制分析及優(yōu)化[J]. 電子技術(shù)應(yīng)用, 2019, 44(3): 19-22. [百度學術(shù)]
Yang Jianming. Σ-Δ modulation analysis and optimation in fractional-N frequency synthesizer[J]. Application of Electronic Technique, 2019, 44(3): 19-22. [百度學術(shù)]
27 童姣葉, 李榮寬, 何國軍. 電荷泵鎖相環(huán)的相位噪聲研究[J]. 電子技術(shù)應(yīng)用, 2016, 42(1): 28-30. [百度學術(shù)]
Tong Jiaoye, Li Rongkuan, He Guojun. Study on phase noise of charge-pump phase-locked loops[J]. Application of Electronic Technique, 2016, 42(1): 28-30. [百度學術(shù)]
28 孫磊, 安建平, 武巖波. 信號串擾對高速模數(shù)轉(zhuǎn)換器性能影響分析[J]. 數(shù)據(jù)采集與處理, 2008, 23(4): 486-491. [百度學術(shù)]
SUN Lei, AN Jianping, WU Yanbo.Analysis on signal cross-talk effects on sampling clock and analog-to-digital system[J]. Journal of Data Acquisition and Processing, 2008, 23(4): 486-491. [百度學術(shù)]
29 Harney A. PLL的電源管理設(shè)計[J]. 模擬對話, 2011,45(9): 1-4. [百度學術(shù)]
Harney A. Power management design of PLL[J]. Analog Dialog, 2011,45(9): 1-4. [百度學術(shù)]
30 NEU T. Clock jitter analyzed in the time domain [EB/OL]. (2010-03-01) [2020-02-10]. http://www.ti.com. [百度學術(shù)]
作者：李海濤，李斌康 ，阮林波，田耕，張雁霞
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
基于模型的GAN PA設(shè)計基礎(chǔ)知識：GAN晶體管S參數(shù)、線性穩(wěn)定性分析與電阻穩(wěn)定性
