【導讀】正如許多有關(guān)電源解決方案設(shè)計和優(yōu)化的資源所強調(diào)的那樣，系統(tǒng)常見的 FOM 是其尺寸、重量和功率（也稱為 SWaP 系數(shù)）特性。當與成本指標結(jié)合時，這也可以稱為 SWaP-C 因素 [5]。很明顯，負載的減少如何推動定期 SWaP 的改進，但在源方面則不然。
當根據(jù)電源解決方案和/或與功耗、能源效率或總體能源/碳足跡相關(guān)的其他分析來評估任何系統(tǒng)（或系統(tǒng)集合）時，它有助于將電源與負載分開。
分離電源和負載
簡單的形式是將電源/解決方案與消耗這些電源提供的電力的終端負載分開。將源和負載視為相互“對話”的獨立黑匣子。圖 1 以框圖形式顯示了系統(tǒng)的任意分解，在本例中，突出顯示了計算或類似服務(wù)器的架構(gòu)，以顯示系統(tǒng)中典型源和典型負載之間的差異。
圖 1. 將源與負載分開的系統(tǒng)框圖
當試圖了解復雜系統(tǒng)中的技術(shù)進步時，這種將源與負載分離的區(qū)別尤其重要，該復雜系統(tǒng)包含眾多組件（也許每個復雜系統(tǒng)都有其自身的權(quán)利），并受到無數(shù)工程、制造、供應鏈、和經(jīng)濟變量。指數(shù)改進的趨勢（無論是表征晶體管數(shù)量、特征尺寸、功率密度、能源效率等的指標）往往與負載側(cè)的相關(guān)性遠大于與源側(cè)的相關(guān)性，這并非巧合。源側(cè)組件往往以磁性元件、功率晶體管和能量存儲為主。與低壓半導體一樣，這類元件每十年的關(guān)鍵品質(zhì)因數(shù) (FOM) 往往會比每年翻一番。
摩爾定律與電源解決方案有什么關(guān)系？
對電子和電氣設(shè)備路線圖發(fā)展速度的考慮通常會圍繞摩爾定律[2]，這更多的是晶體管縮放的經(jīng)濟趨勢，而不是任何類型的技術(shù)縮放規(guī)則（參見登納德縮放[3]） ）或傳統(tǒng)意義上的物理定律。因此，即使沒有在技術(shù)上跟蹤任何這些東西，電子行業(yè)似乎也普遍認為一切（例如，所有組件、供應鏈和工程工作）都以某種方式遵循每 18-24 個月性能翻倍的速度。當然，即使是“性能”的語義定義也可能成為很多爭論的目標，因此為了本次討論的目的，它將被擱置一邊。
除了摩爾定律對集成電路(IC) 中晶體管尺寸/數(shù)量的影響之外，還有另一個趨勢正在推動主要系統(tǒng)功耗預算的減少。摩爾定律邏輯器件以指數(shù)速度縮小，微機電系統(tǒng)（MEMS [4]）縮小并集成傳感器到肉眼幾乎看不見的程度。不過，應該清楚地區(qū)分，摩爾定律往往會導致負載功率大幅增加（即，每個晶體管的功率會下降，但封裝更多晶體管會使給定占位面積內(nèi)的功率密度或耗散功率不斷下降）向上），其中 MEMS 往往會導致負載功率大幅下降，因為即使單個傳感器功率呈指數(shù)下降，應用也往往不需要傳感器數(shù)量呈指數(shù)增長。另一方面，
隨著晶體管特征尺寸的減小，閾值電壓也隨之降低，這實際上意味著 IC 可以在不斷降低的偏置電壓軌下運行。這就是為什么微處理器從需要 ~2.5/3.3 V 電源軌變?yōu)?~1.2/1.5 V 電源軌，現(xiàn)在甚至需要 <<1.0 V 電源軌。如前所述，通過封裝更多的低壓晶體管，功率密度仍然會增加，這轉(zhuǎn)化為驅(qū)動這些密集負載所需的輸入電流的持續(xù)趨勢。密集負載還增加了對更快電壓（約 100 V/ns）和電流（約 1,000 A/μs）轉(zhuǎn)換的瞬態(tài)需求，從而給電源帶來了更大的壓力。
電源解決方案如何跟上摩爾定律的步伐？
正如許多有關(guān)電源解決方案設(shè)計和優(yōu)化的資源所強調(diào)的那樣，系統(tǒng)常見的 FOM 是其尺寸、重量和功率（也稱為 SWaP 系數(shù)）特性。當與成本指標結(jié)合時，這也可以稱為 SWaP-C 因素 [5]。很明顯，負載的減少如何推動定期 SWaP 的改進，但在源方面則不然。
從更務(wù)實的意義上來說，對話似乎應該圍繞系統(tǒng)組件（特別是本博客中的電源解決方案）如何使系統(tǒng)能夠利用計算晶體管中類似摩爾定律的代際改進所帶來的進步MEMS 器件的密度和集成度。電源解決方案不需要隨著低壓晶體管而縮小，甚至不需要滿足 1:1 比例的功率密度，以使系統(tǒng)能夠利用負載的不斷增強。
上述增加的瞬態(tài)將自然地推動需要使電源更接近高瞬態(tài)負載。這不僅是為了通過減輕熱耗散 (P=I2R) 和壓降 (V=IR) 來實現(xiàn)效率優(yōu)化，而較高的電流會使這些問題變得更加困難，而且還可以防止因寄生等效串聯(lián)電感而導致的災難性電壓過沖（ ESL，1s – 10s of nH）以前在老一代系統(tǒng)中被認為可以忽略不計。這突顯了電源解決方案面臨的一項重大設(shè)計挑戰(zhàn)，即通過利用更快的電源開關(guān)，特別是使用氮化鎵(GaN)、碳化硅等寬帶隙(WBG) 化學物質(zhì)來跟上摩爾定律和 MEMS 的步伐（SiC）、砷化鎵（GaAs）或氮化鋁（AlN）[6]。圖 2 強調(diào)了僅來自組件封裝的如此小的 ESL 如何對您的設(shè)計產(chǎn)生災難性影響。這甚至是在人們花費大量時間和精力建立一個非常干凈、緊湊的布局（盡可能地包含這些電流）之前的情況。應該指出的是，目前高頻磁性材料發(fā)展方面缺乏研究和開發(fā)，是充分發(fā)揮 WBG 功率開關(guān)超快開關(guān)速度潛力的終瓶頸。
ΔV過沖=L寄生×di/dt
圖 2. 通過常見器件封裝和特性計算寄生電感引起的電壓過沖。
集成和先進的封裝技術(shù)是電源解決方案與不斷縮小的負載同行保持同步的驅(qū)動力。摩爾定律允許將電源管理和控制功能集成到更整合的電源管理 IC (PMIC) 中，從而直接促進電源轉(zhuǎn)換，PMIC 可以集成電源轉(zhuǎn)換（甚至集成電源開關(guān)）、控制邏輯、電源調(diào)節(jié)、數(shù)字控制和/或遙測以及外部能量存儲和反饋的管理。這種電源子系統(tǒng)的集成將分立解決方案帶入 IC 領(lǐng)域，從而顯著減少電路板占用空間，同時增強控制并優(yōu)化能量換向的整體效率。
MEMS 傳感器與微控制器、無線電設(shè)備和天線等其他小型化組件的異構(gòu)集成直接降低了這些負載的功耗，并減少了獨立支持每個負載的不同系統(tǒng)開銷。它們以如此小的功率支持如此多的系統(tǒng)組件的行為本身就增加了給定電源解決方案的價值主張，因為相同的功率現(xiàn)在可以支持更多的負載，但 SWaP 甚至通過使物理上更小的電源能夠同時提供更大的功率輸出（即使支持更寬的輸入電壓范圍）。
三維電源封裝 (3DPP) 是本博客中討論的所有內(nèi)容的融合點 [8]。即使改進磁性材料性能的步伐較慢，隨著從繞線（通常涉及手動繞線技術(shù)）到使用精細控制的功能可布局繞組并集成到帶有嵌入式磁芯材料的印刷電路組件 (PCA) 中。這使得高度復雜的磁性結(jié)構(gòu)能夠以允許嚴格的過程控制（例如，提高可靠性）的方式集成，同時利用制造規(guī)模經(jīng)濟來檢查 SWaP-C 目標清單中的幾乎每個框。
圖 3. RECOM 的 RPX 系列負載點 (PoL) 轉(zhuǎn)換器中的 3DPP 概念。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
意法半導體突破20納米技術(shù)節(jié)點，提升新一代微控制器的成本競爭力
