【導(dǎo)讀】SiC MOSFET 作為第三代寬禁帶半導(dǎo)體具有擊穿電場(chǎng)高、熱導(dǎo)率高、電子飽和速率高、抗輻射能力強(qiáng)等優(yōu)勢(shì)，在各種各樣的電源應(yīng)用范圍在迅速地?cái)U(kuò)大。其中一個(gè)主要原因是與以前的功率半導(dǎo)體相比，SiC MOSFET 使得高速開關(guān)動(dòng)作成為可能。但是，由于開關(guān)的時(shí)候電壓和電流的急劇變化，器件的封裝電感和周邊電路的布線電感影響變得無法忽視，導(dǎo)致漏極源極之間會(huì)有很大的電壓尖峰。這個(gè)尖峰不可以超過使用的MOSFET 的最大規(guī)格，那就必須抑制尖峰。
MOS_DS電壓尖峰產(chǎn)生的原因
在半橋電路中，針對(duì)MOS漏極和源極產(chǎn)生的尖峰抑制方法之一就是增加緩沖電路，其設(shè)計(jì)方法說明了漏極源極之間的電壓尖峰是由于在Turn ON 時(shí)流過的電流的能量?jī)?chǔ)存在線路和基板布線的寄生電感中，并與開關(guān)元件的寄生電容共振所產(chǎn)生的。
圖 1 圖示尖峰產(chǎn)生時(shí)的振鈴電流路線
圖1由HS (High side) 和LS (Low side) 的開關(guān)元件組成的半橋結(jié)構(gòu)。
當(dāng)LS 元件Turn ON時(shí)，開關(guān)電流IMAIN流動(dòng)的情況。這個(gè)IMAIN通常從Vs流入再通過配線電感LTRACE。
當(dāng)LS 元件Turn OFF 時(shí)，在LTRACE 流動(dòng)的IMAIN 通常會(huì)通過接在輸入電源HVdc-PGND 之間的Bulk 電容CDC，經(jīng)由HS 元件和LS 元件的寄生電容如圖中虛線所示流動(dòng)。
此時(shí)，在LS 側(cè)漏極源極之間LTRACE和MOSFET 的寄生電容COSS（CDS+CDG）之間發(fā)生諧振現(xiàn)象，在漏極源極之間產(chǎn)生尖峰。
VDS_SURGE：尖峰的最大值
VHVDC：HVdc 端的電壓
ROFF：MOSFET Turn OFF 時(shí)的電阻
如圖2 HVdc 電壓為800V 時(shí)，VDS_SURGE為961V，振鈴頻率約為33MHz。使用方程式（1）根據(jù)該波形計(jì)算出LTRACE 約110nH。
圖2 Turn OFF 電壓尖峰波形
下面在電路中添加圖3所示的緩沖電路CSNB，這個(gè)時(shí)候電壓尖峰降低了50V 以上（約901V），振鈴頻率也變大為44.6MHz，由圖4可知，包含CSNB 在內(nèi)的電路網(wǎng)中的LTRACE 變小了。同樣，使用式（1）可算出LTRACE 約為71nH。
圖3 CSNB緩沖電路
圖4 CSNB緩沖電路減小Turn OFF 尖峰電壓
一般需要線路布局設(shè)計(jì)為配線電感最小化，但通常優(yōu)先考慮的是元件的散熱設(shè)計(jì)，因此布線設(shè)計(jì)不一定理想。因此通過盡可能在開關(guān)裝置附近布置緩沖電路，以形成旁路電路，將電壓尖峰產(chǎn)生的源頭——布線電感最小化，還可以吸收積蓄在布線電感中的能量。這樣就可以將開關(guān)元件的電壓鉗位住，縮小Turn OFF 電壓尖峰。
緩沖電路的種類
緩沖電路分為由電阻、線圈和電容器等被動(dòng)部件組合的電路，和包含半導(dǎo)體元器件的主動(dòng)電路。
a. CSNB緩沖電路
b. RC 緩沖電路
c. RCD 緩沖電路
d. 非放電型RCD 緩沖電路
為了更好地發(fā)揮其的效果，必須將這些緩沖電路盡可能布局在在開關(guān)元件的附近。
a. CSNB緩沖電路零件數(shù)目少，但必須連接到橋式結(jié)構(gòu)的上部和下部之間，因此缺點(diǎn)是線路會(huì)變得較長(zhǎng)，因此通常不是用分立元器件，而是多用2合1 的分立元器件模塊。
b. RC 緩沖電路可在各開關(guān)元件附近能布局緩沖電路，不過，必須確保每次元件Turn ON 時(shí)CSNB 中積存的全部能量均由RSNB 消耗掉。因此，當(dāng)開關(guān)頻率變高時(shí)，RSNB 所消耗的電力可能會(huì)變?yōu)閿?shù)W，而CSNB 很難很大，所以抑制尖峰的效果也會(huì)變得有限。此外，RSNB 的尖峰吸收能力有限，因此抑制效果也會(huì)受限。
c. RCD 緩沖電路的RSNB 消耗的電力與(b)相同，但因?yàn)橹唤?jīng)由二極管吸收尖峰，比起(b)的吸收效果高、更實(shí)用。但是，需要注意使用的二極管的恢復(fù)特性，因?yàn)槲占夥鍟r(shí)的電流變化大，需要極力減少緩沖電路的配線電感。另外，如果將RSNB 與CSNB 并聯(lián)，在動(dòng)作上也是相同的。
d. 非放電型RCD 緩沖電路的RSNB 只消耗CSNB 所吸收的電壓尖峰能量，CSNB 所積蓄的能量不會(huì)每次開關(guān)都充分釋放出來。因此，即使開關(guān)頻率加快，RSNB 的消耗功率也不會(huì)變得很大，可以將CSNB 增大，大幅提高電路的抑制效果。但樣線路布局變得復(fù)雜，如果不是4 層以上的基板，布線會(huì)極為困難。
如上所述，這里介紹的緩沖電路各有長(zhǎng)短，需要根據(jù)電源電路結(jié)構(gòu)和轉(zhuǎn)換功率容量選擇最佳的緩沖電路。
緩沖電路的設(shè)計(jì)方法
1．圖5所示的緩沖電路是通過CSNB 吸收LTRACE 積蓄的能量。因此，在緩沖電路中形成的LSNB 必須比LTRACE 小。由于CSNB 中積蓄的能量基本不放電，靜電容量越大電壓尖峰抑制效果變好,但使用的電容器的等價(jià)串聯(lián)電感 (ESL) 也必須考慮到LSNB 中。一般來說，電容器的尺寸越大ESL 越大，在選擇靜電容量時(shí)要注意。
圖5 CSNB緩沖電路
為了將LTRACE 中積蓄的能量全部用CSNB 吸收， 需以算式(2)所示靜電電容為依據(jù)選定電容。
（2）
2．RC 緩沖電路的設(shè)計(jì)
圖6所示為RC緩沖電路動(dòng)作時(shí)的電流路徑與CSNB緩沖電路一樣：
圖6 RC 緩沖電路
CSNB的數(shù)值由算式(2)決定，而RSNB 的參考值根據(jù)算式(3)求得。
（3）
fSW：開關(guān)頻率
VSNB：放電緩沖電壓（VDS_SURGE 的0.9 倍）
決定RSNB 之后，以算式(4)計(jì)算出RSNB 的消耗功率，選定功率滿足要求的電阻。
（4）
對(duì)于RC 緩沖電路，算式(4)追加了第二項(xiàng)，因?yàn)閒SW 或VHVDC越高RSNB 所消耗的電力越大，PSNB 太大導(dǎo)致電阻選定困難時(shí)，必須降低CSNB 的靜電容量值重新計(jì)算。
另外，為了RC 緩沖電路充分吸收電壓尖峰，RSNB 和CSNB 的諧振頻率ωSNB 必須比電壓尖峰的諧振頻率ωSURGE 低很多，需要結(jié)合算式(5)所示的RC 緩沖電路的諧振頻率ωSNB 來確認(rèn)。
（5）
3．放電型RCD 緩沖電路的設(shè)計(jì)
放電型RCD 緩沖電路的設(shè)計(jì)基本上與RC 緩沖電路相同。只是由于是通過二極管吸收的尖峰，所以不需要通過算式(5)確認(rèn)諧振頻率。并且，二極管必須選定為恢復(fù)電流小的型號(hào)。
4．非放電型RCD 緩沖電路的設(shè)計(jì)
非放電型RCD 緩沖電路與放電型RCD 緩沖電路不同，RSNB消耗的電力僅限于電壓尖峰的能量，用于抑制容許損失的RSNB的選擇范圍很廣。因此可以增大CSNB 的靜電容量，提高鉗位的效果。CSNB 由算式(2)決定，RSNB 由算式(3)決定,而RSNB 的消耗功率由算式(6)決定，沒有算式(4)中包含CSNB 及fsw 的第二項(xiàng)。因此，由CSNB 或fsw 產(chǎn)生的消耗功率增加基本沒有，能選擇大的靜電容量的CSNB，不僅僅緩沖電路的鉗位效果更好，還能對(duì)應(yīng)fsw 的高頻化。
（6）
圖8所示為非放電型RCD 緩沖電路動(dòng)作時(shí)的放電路徑。因?yàn)樯媳鄣募夥宄騊GND、下臂的尖峰朝向HVdc，放電流經(jīng)由RSNB 流動(dòng)，不那么受線路電感影響。另一方面，連接到MOSFET 的漏極源極之間的布線電感LSNB 因?yàn)殡娏髯兓螅姼兄敌枰M量小。
圖8 非放電型RCD 緩沖電路動(dòng)作時(shí)的放電路徑
封裝不同而造成的電壓尖峰差異
最后說明的是，Turn OFF 尖峰根據(jù)封裝的不同而有差異。圖9是 SiC MOSFET 的代表性封裝, (a)是被廣泛采用的TO-247-3L，(b)是近幾年漸漸擴(kuò)大采用的用于驅(qū)動(dòng)電路的源極端子（即所謂的開爾文接法）的TO-247-4L。
4L 型與3L 型相比，改變了驅(qū)動(dòng)電路路徑，使開關(guān)速度加快。由于這個(gè)原因，Turn ON 電壓尖峰和Turn OFF 電壓尖峰變得更大。圖10為3L 類型和4L 類型的Turn OFF 電壓尖峰的對(duì)比波形。VDS＝800V、RG_EXT＝3.3Ω、ID＝65A 時(shí)的Turn OFF波形，漏極源極間電壓尖峰3L 類型為957V，而4L 類型則為1210V。
圖10
如上所述，橋式電路中的MOSFET 的柵極信號(hào)在MOSFET之間相互關(guān)聯(lián)、動(dòng)作，并在柵極源極之間產(chǎn)生預(yù)料之外的電壓尖峰，其抑制方法需要考慮基板的線路布線，根據(jù)情況不同采取不同的對(duì)應(yīng)。
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
恒電勢(shì)器模塊支持實(shí)現(xiàn)電化學(xué)生物傳感器護(hù)理點(diǎn)診斷
瞄準(zhǔn)智能制造、新能源汽車等新興關(guān)鍵數(shù)據(jù)存儲(chǔ)需求，F(xiàn)eRAM發(fā)力智能物聯(lián)時(shí)代增量市場(chǎng)
如何設(shè)計(jì)適用于高級(jí)電動(dòng)汽車電池管理系統(tǒng)的智能電池接線盒
