【導(dǎo)讀】在具有電阻、電感和電容的電路里，對(duì)電路中的電流所起的阻礙作用叫做阻抗。阻抗常用Z表示，是一個(gè)復(fù)數(shù)，實(shí)部稱(chēng)為電阻，虛部稱(chēng)為電抗，其中電容在電路中對(duì)交流電所起的阻礙作用稱(chēng)為容抗 ,電感在電路中對(duì)交流電所起的阻礙作用稱(chēng)為感抗，電容和電感在電路中對(duì)交流電引起的阻礙作用總稱(chēng)為電抗。 阻抗的單位是歐姆。阻抗的概念不僅存在與電路中，在力學(xué)的振動(dòng)系統(tǒng)中也有涉及。
在計(jì)算阻抗之前，我想很有必要理解這兒阻抗的意義
傳輸線阻抗的由來(lái)以及意義
傳輸線阻抗是從電報(bào)方程推導(dǎo)出來(lái)（具體可以查詢(xún)微波理論）
如下圖，其為平行雙導(dǎo)線的分布參數(shù)等效電路：
從此圖可以推導(dǎo)出電報(bào)方程
取傳輸線上的電壓電流的正弦形式
得
推出通解
定義出特性阻抗
無(wú)耗線下r=0， g=0 得
注意，此特性阻抗和波阻抗的概念上的差異（具體查看平面波的波阻抗定義）
特性阻抗與波阻抗之間關(guān)系可從
此關(guān)系式推出。
此關(guān)系式推出。Ok，理解特性阻抗理論上是怎么回事情，看看實(shí)際上的意義，當(dāng)電壓電流在傳輸線傳播的時(shí)候，如果特性阻抗不一致所求出的電報(bào)方程的解不一致，就造成所謂 的反射現(xiàn)象等等。在信號(hào)完整性領(lǐng)域里，比如反射，串?dāng)_，電源平面切割等問(wèn)題都可以歸類(lèi)為阻抗不連續(xù)問(wèn)題，因此匹配的重要性在此展現(xiàn)出來(lái)。
疊層（stackup）的定義
我們來(lái)看如下一種stackup，主板常用的8 層板（4 層power/ground 以及4 層走線層，sggssggs，分別定義為L(zhǎng)1， L2…L8）因此要計(jì)算的阻抗為L(zhǎng)1，L4，L5，L8
下面熟悉下在疊層里面的一些基本概念，和廠家打交道經(jīng)常會(huì)使用的Oz 的概念
Oz 本來(lái)是重量的單位Oz（盎司 ）=28.3 g（克）
在疊層里面是這么定義的，在一平方英尺的面積上鋪一盎司的銅的厚度為1Oz，對(duì)應(yīng)的單位如下
介電常數(shù)（DK）的概念
電容器極板間有電介質(zhì)存在時(shí)的電容量Cx 與同樣形狀和尺寸的真空電容量Co之比為介電常數(shù)：
ε = Cx/Co = ε‘-ε“
Prepreg/Core 的概念
pp 是種介質(zhì)材料，由玻璃纖維和環(huán)氧樹(shù)脂組成，core 其實(shí)也是pp 類(lèi)型介質(zhì)，只不過(guò)他兩面都覆有銅箔，而pp 沒(méi)有。
傳輸線特性阻抗的計(jì)算
首先，我們來(lái)看下傳輸線的基本類(lèi)型，在計(jì)算阻抗的時(shí)候通常有如下類(lèi)型： 微帶線和帶狀線，對(duì)于他們的區(qū)分，最簡(jiǎn)單的理解是，微帶線只有1 個(gè)參考地，而帶狀線有2個(gè)參考地，如下圖所示
對(duì)照上面常用的8 層主板，只有top 和bottom 走線層才是微帶線類(lèi)型，其他的走線層都是帶狀線類(lèi)型。
在計(jì)算傳輸線特性阻抗的時(shí)候， 主板阻抗要求基本上是：?jiǎn)尉€阻抗要求55 或者60Ohm，差分線阻抗要求是70~110Ohm，厚度要求一般是1~2mm，根據(jù)板厚要求來(lái)分層得到各厚度高度。
在此假設(shè)板厚為1.6mm，也就是63mil 左右， 單端阻抗要求60Ohm，差分阻抗要求100Ohm，我們假設(shè)以如下的疊層來(lái)走線
先來(lái)計(jì)算微帶線的特性阻抗，由于top 層和bottom 層對(duì)稱(chēng)，只需要計(jì)算top 層阻抗就好的，采用polar si6000，對(duì)應(yīng)的計(jì)算圖形如下：
在計(jì)算的時(shí)候注意的是：
1，你所需要的是通過(guò)走線阻抗要求來(lái)計(jì)算出線寬W（目標(biāo)）
2，各廠家的制程能力不一致，因此計(jì)算方法不一樣，需要和廠家進(jìn)行確認(rèn)
3，表層采用coated microstrip 計(jì)算的原因是，廠家會(huì)有覆綠漆，因而沒(méi)用surface microstrip 計(jì)算，但是也有廠家采用surface microstrip 來(lái)計(jì)算的，它是經(jīng)過(guò)校準(zhǔn)的
4，w1 和w2 不一樣的原因在于pcb 板制造過(guò)程中是從上到下而腐蝕，因此腐蝕出來(lái)有梯形的感覺(jué)（當(dāng)然不完全是）
5，在此沒(méi)計(jì)算出精確的60Ohm 阻抗，原因是實(shí)際制程的時(shí)候廠家會(huì)稍微改變參數(shù)，沒(méi)必要那么精確，在1，2ohm 范圍之內(nèi)我是覺(jué)得沒(méi)問(wèn)題
6，h/t 參數(shù)對(duì)應(yīng)你可以參照疊層來(lái)看
再計(jì)算出L5 的特性阻抗如下圖
記得當(dāng)初有各版本對(duì)于stripline 還有symmetrical stripline 的計(jì)算圖，實(shí)際上的差異從字面來(lái)理解就是symmetrical stripline 其實(shí)是offset stripline 的特例H1=H2
在計(jì)算差分阻抗的時(shí)候和上面計(jì)算類(lèi)似，除所需要的通過(guò)走線阻抗要求來(lái)計(jì)算出線寬的目標(biāo)除線寬還有線距，在此不列出。
選用的圖是
在計(jì)算差分阻抗注意的是：
在滿足DDR2 clock 85Ohm~1394 110Ohm 差分阻抗的同時(shí)又滿足其單端阻抗，因此我通常選擇的是先滿足差分阻抗（很多是電流模式取電壓的）再考慮單端阻抗（通常板廠是不考慮的，實(shí)際做很多板子，問(wèn) 題確實(shí)不算大，看樣子差分線還是走線同層同via 同間距要求一定要符合）。（作者：heroedit@hotmail.com）
推薦閱讀：
