【導讀】電源管理集成電路（PMIC）設計涉及電源轉(zhuǎn)換、電壓調(diào)節(jié)、電流管理等核心領域。隨著技術節(jié)點的演進，功率器件面臨著更大的電壓差、更高的電流密度以及更為嚴苛的功率/熱耗散要求；金屬互聯(lián)層的電阻在整體導通電阻中的占比越來越大；異形大金屬圖層以及功率器件拆分方式對參數(shù)提取的準確性造成了影響；封裝對芯片內(nèi)電氣特性的影響亦愈發(fā)顯著。這些因素共同對功率設計在電遷移（EM）、熱性能（Thermal）和導通電阻（RDSon）等可靠性方面帶來了新的挑戰(zhàn)。此外，如何高效地驅(qū)動具有較大有效柵極寬度的PowerMOS，以及如何防止上下管開關切換過程中的穿通漏電現(xiàn)象，也成為功率設計領域的核心難題。
電源管理集成電路（PMIC）設計涉及電源轉(zhuǎn)換、電壓調(diào)節(jié)、電流管理等核心領域。隨著技術節(jié)點的演進，功率器件面臨著更大的電壓差、更高的電流密度以及更為嚴苛的功率/熱耗散要求；金屬互聯(lián)層的電阻在整體導通電阻中的占比越來越大；異形大金屬圖層以及功率器件拆分方式對參數(shù)提取的準確性造成了影響；封裝對芯片內(nèi)電氣特性的影響亦愈發(fā)顯著。這些因素共同對功率設計在電遷移（EM）、熱性能（Thermal）和導通電阻（RDSon）等可靠性方面帶來了新的挑戰(zhàn)。此外，如何高效地驅(qū)動具有較大有效柵極寬度的PowerMOS，以及如何防止上下管開關切換過程中的穿通漏電現(xiàn)象，也成為功率設計領域的核心難題。
Empyrean Polas?解決方案
華大九天推出的Empyrean Polas?工具，憑借其先進的3D場求解器提取算法，成功突破了傳統(tǒng)RC參數(shù)提取方法的瓶頸，特別是在處理PMIC設計中的電源版圖特殊形狀和大面積圖形時，工具展現(xiàn)出卓越的質(zhì)量和性能。依托其高精度的提取結(jié)果，Polas能夠精準執(zhí)行電源路徑的EMIR和RDSon仿真分析。此外，Polas還支持針對電源分配網(wǎng)絡（PDN）及關鍵信號路徑全面分析，包括PDNEMIR/RMAP/P2PEM/P2PR等，覆蓋了物理和電氣特性，有助于用戶深入理解物理設計，優(yōu)化設計流程，提升產(chǎn)品性能和可靠性。針對動態(tài)場景的需求，Polas提供了一套全面的分析功能體系。其中，Gate Delay分析能夠精確監(jiān)測到PowerMOS管的開啟延遲分布；CrossMonitor分析則專注于解決上下管切換時可能出現(xiàn)的穿通漏電問題，為用戶提供了優(yōu)化PowerMOS管開關時序，解決相關問題的有力工具。作為一站式解決方案，Polas不僅能夠有效提升設計質(zhì)量，還有效避免因設計缺陷導致的返工問題，從而節(jié)省用戶的寶貴時間和成本。
PowerMOS EMIR/RDSon應用
EMIR分析涵蓋了電遷移（Electromigration）和IR降壓（Voltage Drop）兩大關鍵領域，旨在評估電路中電流密度及電壓降對互連可靠性的影響。RDSon分析則專注于功率電子器件的導通電阻，尤其是涉及BCD和氮化鎵（GaN）等功率器件，導通電阻是衡量功率器件效率和性能的核心指標。
美國芯源系統(tǒng)有限公司（Monolithic Power Systems, Inc.，簡稱MPS）是一家全球知名的高性能模擬和混合信號半導體企業(yè)。在其產(chǎn)品開發(fā)流程中，Polas工具已被廣泛應用于實際項目中。通過EMIR和RDSon分析，Polas能夠精準識別金屬層（Metal layer）中電流密度過高的薄弱環(huán)節(jié)，協(xié)助用戶對版圖進行優(yōu)化，從而有效降低RDSon導通電阻，提升功率器件的工作效率。通過與硅片實測（SILICON）結(jié)果的對比分析，Polas工具的分析精度和優(yōu)化效果得到了充分驗證。
納芯微電子（NOVOSENSE Microelectronics）是一家高性能高可靠性模擬及混合信號芯片公司。公司采用Polas工具對模擬芯片設計進行了RDSon分析，并結(jié)合完整的封裝級仿真，一方面獲取與實測結(jié)果高度匹配的仿真數(shù)據(jù)，另一方面為Pillar、RDL及PCB設計提供了指導，優(yōu)化了PCB走線電阻和芯片內(nèi)部走線電阻。
Resistance MAP應用
在電源網(wǎng)絡設計領域，備受關注的IR-drop問題、電流密度（CD）等關鍵指標都與電源網(wǎng)絡的電阻特性密切相關。RMAP分析通過深入探究電阻的物理特性，細致分析當前電源網(wǎng)絡中的電阻分布，為用戶提供了版圖檢查和優(yōu)化的有力工具。
臺灣Ekepower公司在其時鐘生成電路設計流程中引入了Polas工具，通過運用RMAP分析，便捷且迅速地洞察電源網(wǎng)絡的電阻分布圖。這不僅有助于用戶對電源網(wǎng)絡的物理布局進行全面審視，還能幫助用戶精準定位阻抗瓶頸點。
PowerMOS上下管切換導通電流檢查
PowerMOS場效應晶體管通過控制柵極電壓來調(diào)節(jié)源極和漏極之間的電流，從而實現(xiàn)開關功能。在其上下管切換過程中，需要特別關注存在導通電流的情況。因為一旦上下管同時處于導通狀態(tài)，可能會引起電源短路，嚴重損壞MOS管本身，還可能對整個電源系統(tǒng)造成破壞性影響。
一家致力于Audio Power設計的臺灣PMIC公司，使用Polas工具中的Cross Monitor分析功能，對死區(qū)時間設計進行了細致的合理性檢驗。該功能通過監(jiān)控PowerMOS上下管在高低導通狀態(tài)切換過程中的電流變化，能夠判斷設計中的死區(qū)時間設置是否得當。這項分析為用戶提供了至關重要的反饋信息，指導他們對Power IC設計進行優(yōu)化，從而提高了產(chǎn)品的可靠性和工作效率。
結(jié)語
華大九天推出的Empyrean Polas?工具是一款專為功率設計可靠性分析而設計的先進工具。它集成了一套系統(tǒng)化的分析方案，全面覆蓋RDSon、EM/IR-drop、Power Gate Timing、RMAP、P2PR/EM以及PDN網(wǎng)絡檢查
來源：華大九天
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
