【導(dǎo)讀】一款單個(gè)測(cè)試電路可“執(zhí)行對(duì)任何運(yùn)算放大器全面檢查所需的所有標(biāo)準(zhǔn)DC測(cè)試”。單個(gè)測(cè)試電路在那個(gè)時(shí)候可能夠用，但今天并非如此，因?yàn)楝F(xiàn)代運(yùn)算放大器具有更全面的規(guī)范。因此，單個(gè)測(cè)試電路不再包攬所有DC測(cè)試。
一款單個(gè)測(cè)試電路可“執(zhí)行對(duì)任何運(yùn)算放大器全面檢查所需的所有標(biāo)準(zhǔn)DC測(cè)試”。單個(gè)測(cè)試電路在那個(gè)時(shí)候可能夠用，但今天并非如此，因?yàn)楝F(xiàn)代運(yùn)算放大器具有更全面的規(guī)范。因此，單個(gè)測(cè)試電路不再包攬所有DC測(cè)試。
現(xiàn)在經(jīng)常使用三種測(cè)試電路拓?fù)鋵?duì)運(yùn)算放大器DC參數(shù)進(jìn)行工作臺(tái)及生產(chǎn)測(cè)試。這三種拓?fù)錇?1)雙運(yùn)算放大器測(cè)試環(huán)路、(2)自測(cè)試環(huán)路(有時(shí)稱(chēng)故障求和點(diǎn)測(cè) 試環(huán)路)和(3)三運(yùn)算放大器環(huán)路。您可使用這些電路測(cè)試DC參數(shù)，其中包括靜態(tài)電流(IQ)、電壓失調(diào)(VOS)、電源抑制比(PSRR)、共模抑制比 (CMRR)以及DC開(kāi)環(huán)增益(AOL)。
靜態(tài)電流
靜態(tài)電流是指器件輸出電流等于零時(shí)其所消耗的電流。盡管IQ測(cè)試看起來(lái)相當(dāng)簡(jiǎn)單，但也必須注意確保良好的結(jié)果，尤其是在處理極高或極低IQ部件時(shí)。圖1是可 用來(lái)測(cè)試IQ及其它參數(shù)的三種實(shí)用電路，其必須考慮若干負(fù)載電流情況。這包括測(cè)試環(huán)路中的反饋電流。實(shí)際上，反饋電阻器Rf也能給器件帶來(lái)負(fù)載，影響IQ 測(cè)量。
圖1 這三款電路可用來(lái)測(cè)量靜態(tài)電流(IQ)
我們以測(cè)試OPA369運(yùn)算放大器為例來(lái)說(shuō)明這些電路。該部件的靜態(tài)電流是每通道1μA。輸入失調(diào)電壓為750μV。圖1中的雙運(yùn)算放大器環(huán)路電路 可為被測(cè)試器件的輸出提供750.75mV 的電壓。這種輸入電壓可使Rf通過(guò)15μA 的電流。該電流來(lái)自電源，會(huì)給任何測(cè)量增加誤差。因此在進(jìn)行IQ測(cè)量之前，必須采取措施確保輸出電流真的等于零。
自測(cè)試電路不是測(cè)量極低靜態(tài)電流的效電路，因?yàn)檩敵霰仨毺峁┓答侂娏?。在該?shí)施過(guò)程中，輸出必須根據(jù)增益后的電壓失調(diào) VOS調(diào)整(并非易事)，或者需要斷開(kāi)以上原理圖中的 50Ω 電阻器，以消除反饋電流。雙放大器環(huán)路可通過(guò)增加另一個(gè)放大器來(lái)達(dá)到零輸出要求。精心選擇低輸入偏置電流環(huán)路放大器，可使輸出電流產(chǎn)生的誤差非常小。
此外，三運(yùn)算放大器環(huán)路也可幫您測(cè)量IQ，但要注意被測(cè)量器件輸出端的1MΩ電阻器，這將成為一個(gè)問(wèn)題，因?yàn)闊o(wú)論測(cè)量哪種參數(shù)，它總是一個(gè)寄生負(fù)載。如果測(cè) 量輸出負(fù)載電流，該電阻器就代表一個(gè)附加負(fù)載。此外，還必須考慮該電阻器的噪聲問(wèn)題，在0.1Hz至10kHz的頻率下1MΩ電阻器的噪聲為85μVp- p。使用100kΩ電阻器可將噪聲降低至27μVp-p。因此，降低電阻器值可降低噪聲，但被測(cè)量器件輸出端的寄生電阻器負(fù)載隨后會(huì)更明顯。
電壓失調(diào)
VOS測(cè)試是測(cè)量運(yùn)算放大器大多數(shù)其它DC技術(shù)參數(shù)的基礎(chǔ)。因此要格外注意測(cè)試電路，以確保在測(cè)試其它參數(shù)時(shí)電路也能良好工作。如果沒(méi)有選擇好該測(cè)試配置，會(huì)影響到其它DC測(cè)量。
VOS 的定義方式有多種，常見(jiàn)方式包括：“無(wú)輸入信號(hào)或無(wú)電源電阻時(shí)提供零輸出電壓所需的差分DC輸入電壓”(參考資料2)，或者“在任一輸入端至接地的路徑中 無(wú)其它輸入信號(hào)及電阻為零時(shí)提供零輸出電壓所需的差分DC輸入電壓”(參考資料3)。另一種定義方式為“在輸入偏置電流為零時(shí)在運(yùn)算放大器輸出端提供零電 壓所需的差分DC輸入電壓”，這是測(cè)量輸入失調(diào)電壓的理想理論方法，并不具有實(shí)踐意義，因?yàn)榱爿斎肫秒娏鞯倪\(yùn)算放大器并不存在。
根據(jù)以上定義，您既可將低輸出、高精度、高分辨率的可變電壓電源連接至運(yùn)算放大器的輸入端，也可調(diào)節(jié)輸入電壓，直到輸出電壓為零。那么輸入失調(diào)電壓就只是所應(yīng)用輸入電壓的反選。
這種方法存在兩個(gè)嚴(yán)重問(wèn)題。在測(cè)試具有極高開(kāi)環(huán)增益的運(yùn)算放大器時(shí)，必須確保電壓電源的分辨率小于1微伏才能保證獲得任意程度的可重復(fù)性。此外，還必須使用 迭代接近法使輸出電壓為零。系統(tǒng)中的噪聲會(huì)耦合到電壓電源和運(yùn)算放大器中，使高速自動(dòng)化測(cè)試環(huán)境下的測(cè)量和控制幾乎無(wú)法實(shí)現(xiàn)。
圖2 使用該電路測(cè)量電壓失調(diào) VOS
由于理想方法的這些問(wèn)題，因此在工作臺(tái)測(cè)試環(huán)境下所選擇的常用方法是將被測(cè)試器件放在反相增益配置中，如圖2所示。這種方法的優(yōu)勢(shì)在于不僅被測(cè)試器件很穩(wěn)定，而且通常不需要額外的補(bǔ)償。
此外，測(cè)試電路可能還需要在非反相輸入與接地之間提供一個(gè)50Ω電阻器，以抵消輸入偏置電流。不過(guò)，對(duì)于輸入偏置電流極低的運(yùn)算放大器而言，該電阻器的 真正“貢獻(xiàn)”就是增加噪聲。對(duì)于100pA的器件來(lái)說(shuō)，沒(méi)有該電阻器時(shí)附加誤差只有0.005μV。這種抵消作用只有在偏置電流的方向和量級(jí)都相等時(shí)才起 作用。
圖2中的電路是圖1中自測(cè)試求和點(diǎn)方法的簡(jiǎn)略，但沒(méi)有電阻器R1和R2。該電路對(duì)大多數(shù)運(yùn)算放大器來(lái)說(shuō)具備固有的穩(wěn)定性，其通?？蓧旱谷魏螡撛诘牟蛔悖怪蔀闇y(cè)試電路。
如果使用圖2中的測(cè)試電路進(jìn)行其它測(cè)試，其缺點(diǎn)就會(huì)顯現(xiàn)。例如，圖2中的電路會(huì)對(duì)測(cè)量IQ和AOL等其它參數(shù)產(chǎn)生影響。
這種未驅(qū)動(dòng)的電路會(huì)導(dǎo)致VOS誤差，誤差值等于(VOS* 閉環(huán)增益)* AOL(單位是V/V)。該誤差可能無(wú)關(guān)緊要，也可通過(guò)應(yīng)用適當(dāng)?shù)腣IN使VOUT為0.0V來(lái)降低。
可使用以下計(jì)算公式 1 調(diào)整所需輸出的輸出端誤差補(bǔ)償公式。
公式1：
VOUT= (2 * ASJ+ ACL- ASJ) * VOUT(理想)
其中ASJ是求和點(diǎn)增益，ACL是閉環(huán)增益。
通?？稍跍y(cè)試環(huán)路中使用一個(gè)附加放大器，如圖1雙放大器環(huán)路所示。這種配置接近VOS定義的要求。被測(cè)試器件的輸出保持在環(huán)路放大器至接地的VOS之內(nèi)。 如果環(huán)路放大器支持VOS調(diào)節(jié)，或者您可通過(guò)控制非反相輸入來(lái)消除失調(diào)，就可以不管環(huán)路放大器的失調(diào)。通過(guò)這種方法，您就可使被測(cè)試器件的輸出為零。在 VOUT端測(cè)得的電壓為1001*VOS。除非有負(fù)載連接至被測(cè)試器件的輸出端，否則該輸出必須只提供環(huán)路放大器輸入偏置電流。在測(cè)量靜態(tài)電流時(shí)，這對(duì)于 低IQ部件而言是個(gè)重要的注意事項(xiàng)。在前面的兩款電路中，被測(cè)試器件必須將反饋電流提供給Rf。
通過(guò)將環(huán)路放大器的非反相輸入連接至可編程電壓電源，便可測(cè)量運(yùn)算放大器的其它性能參數(shù)，例如AOL、輸出擺幅和CMRR。由于環(huán)路控制電壓是變化的，因此被測(cè)試器件的輸出會(huì)嘗試與控制電壓匹配。
注意，雙放大器環(huán)路有以下缺點(diǎn)：
比自測(cè)試電路更復(fù)雜; 需要環(huán)路補(bǔ)償，因?yàn)殡娐繁旧聿⒉环€(wěn)定; 只能在環(huán)路放大器的共模范圍內(nèi)控制被測(cè)試器件的輸出。
如果環(huán)路未得到適當(dāng)補(bǔ)償，電路就會(huì)振蕩。您可通過(guò)與Rf并聯(lián)一個(gè)適當(dāng)?shù)碾娙萜鱽?lái)穩(wěn)定環(huán)路。為環(huán)路放大器布置適當(dāng)?shù)腞C組合也能穩(wěn)定環(huán)路。我們將在以后的文章中探討該環(huán)路補(bǔ)償問(wèn)題。
雙放大器環(huán)路測(cè)試法的一種變化形式為三放大器環(huán)路，其可通過(guò)電流引導(dǎo)實(shí)現(xiàn)對(duì)被測(cè)試器件輸出電壓的控制。該環(huán)路的補(bǔ)償可通過(guò)第二個(gè)環(huán)路放大器的RC組合進(jìn)行設(shè) 置。與在雙運(yùn)算放大器電路中一樣，被測(cè)試器件的電壓失調(diào)也是在VOUT端測(cè)量，而且VOUT是電壓失調(diào)的1001倍。該電路拓?fù)淇山鉀Q前一種電路的被測(cè)試 器件輸出擺幅限制問(wèn)題。如果需要更大的輸出擺幅，可以減小與環(huán)路控制電壓串聯(lián)的電阻器。
注意，三放大器環(huán)路存在如下缺點(diǎn)：
比其它電路更復(fù)雜; 需要環(huán)路補(bǔ)償，因?yàn)殡娐繁旧聿环€(wěn)定; 被測(cè)試器件的輸出總是具有1MΩ的負(fù)載。
電源抑制比
PSRR是電源電壓變化與運(yùn)算放大器輸入失調(diào)電壓變化的比值。簡(jiǎn)單來(lái)說(shuō)，就是運(yùn)算放大器在特定范圍內(nèi)抑制電源電壓變化的能力。由于需要失調(diào)電壓來(lái)完成該測(cè) 量，因此您可使用現(xiàn)有技術(shù)來(lái)測(cè)量VOS。圖1中的三種測(cè)試環(huán)路都可用來(lái)完成PSRR測(cè)量。方法是將電源+VS和-VS設(shè)置為被測(cè)試器件的電源電壓，并 測(cè)量1001*VOS。接下來(lái)，將電源電壓設(shè)置為被測(cè)試器件的電壓，然后再次測(cè)量1001*VOS。公式2和公式3是PSRR的計(jì)算方法。
公式2：
公式3：
在使用這種方法時(shí)，有些運(yùn)算放大器需要考慮其它因素。這些運(yùn)算放大器有足夠低的工作電壓，電源的中間點(diǎn)(零共模電壓)可超過(guò)低電源配置運(yùn)算放大器所允許的 大共模電壓。有些軌至軌輸入器件有多個(gè)輸入級(jí)，可在這種條件下平穩(wěn)工作，但它們會(huì)轉(zhuǎn)換至不同的輸入級(jí)，導(dǎo)致PSRR計(jì)算誤差。在這兩種放大器中，固定共模 電壓可防止共模飽和或輸入級(jí)轉(zhuǎn)換。為PSRR測(cè)試的這兩種測(cè)量方法保持恒定共模電壓，會(huì)產(chǎn)生一個(gè)可在PSRR計(jì)算過(guò)程中抵消的錯(cuò)誤。這些器件所需的實(shí)際共 模電壓將根據(jù)放大器輸入級(jí)的拓?fù)渥兓兓?/p>
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
TI 利用兩種控制方案降低 BLDC 電機(jī)驅(qū)動(dòng)器的噪音
高速數(shù)字接口測(cè)試，讓容限測(cè)試更高效
