【導(dǎo)讀】在本文中，將詳細(xì)研究這兩類(lèi)隔離Σ-Δ調(diào)制器的輸出數(shù)據(jù)信號(hào)完整性。并通過(guò)簡(jiǎn)單的電磁干擾(EMI)測(cè)試設(shè)置、對(duì)由這兩類(lèi)Σ-Δ調(diào)制器的高頻時(shí)鐘信號(hào)產(chǎn)生的EMI進(jìn)行比較。
對(duì)輸出數(shù)據(jù)信號(hào)完整性和時(shí)鐘信號(hào)電磁干擾(EMI)的比較
隔離的Σ-Δ調(diào)制器長(zhǎng)期以來(lái)被證明可以在嘈雜的工業(yè)電機(jī)應(yīng)用環(huán)境中提供非常高的精度和強(qiáng)勁的電流和電壓感測(cè)能力。有兩類(lèi)隔離型Σ-Δ調(diào)制器：一種是在IC內(nèi)部產(chǎn)生時(shí)鐘信號(hào);另一種是從外部時(shí)鐘源接收時(shí)鐘信號(hào)。 Σ-Δ調(diào)制器生成對(duì)應(yīng)于輸入模擬信號(hào)的輸出數(shù)字比特流數(shù)據(jù)。輸出數(shù)字?jǐn)?shù)據(jù)必須盡可能與時(shí)鐘信號(hào)同步。然后，微控制器以相同的時(shí)鐘信號(hào)頻率對(duì)該輸出數(shù)據(jù)進(jìn)行采樣，以進(jìn)一步濾波和抽取。
在本文中，將詳細(xì)研究這兩類(lèi)隔離Σ-Δ調(diào)制器的輸出數(shù)據(jù)信號(hào)完整性。并通過(guò)簡(jiǎn)單的電磁干擾(EMI)測(cè)試設(shè)置、對(duì)由這兩類(lèi)Σ-Δ調(diào)制器的高頻時(shí)鐘信號(hào)產(chǎn)生的EMI進(jìn)行比較。
隔離型Σ-Δ調(diào)制器的簡(jiǎn)化框圖
圖1左側(cè)的簡(jiǎn)化框圖說(shuō)明了典型的內(nèi)(部)時(shí)鐘隔離Σ-Δ調(diào)制器;右側(cè)是典型的外(部)時(shí)鐘隔離Σ-Δ調(diào)制器。對(duì)于內(nèi)時(shí)鐘型來(lái)說(shuō)，抖動(dòng)極低的時(shí)鐘源構(gòu)建在與Σ-Δ編碼器相同的芯片上。重新生成輸出MCLK，以允許輸出數(shù)據(jù)位流MDAT被脈送進(jìn)微控制器以進(jìn)行抽取和濾波。對(duì)于外時(shí)鐘型來(lái)說(shuō)，外時(shí)鐘源為Σ-Δ調(diào)制器和微控制器提供時(shí)鐘信號(hào)。將在隔離柵的另一側(cè)檢測(cè)時(shí)鐘信號(hào)。檢測(cè)器必須能夠承受一定程度的時(shí)鐘抖動(dòng)，并重構(gòu)時(shí)鐘信號(hào)，以實(shí)現(xiàn)Σ-Δ編碼器的正常功能。
圖1：左圖是內(nèi)時(shí)鐘隔離的Σ-Δ調(diào)制器簡(jiǎn)化框圖;右圖是外時(shí)鐘隔離的Σ-Δ調(diào)制器的簡(jiǎn)化框圖;兩者都連至微控制器。
輸出數(shù)據(jù)信號(hào)完整性
使用相同的微控制器(此例是FPGA)，分別測(cè)量?jī)?nèi)和外時(shí)鐘Σ-Δ調(diào)制器的信噪比(SNR)。這兩類(lèi)Σ-Δ調(diào)制器的測(cè)量設(shè)置是相同的，只是外時(shí)鐘Σ-Δ調(diào)制器需要一個(gè)20MHz的外時(shí)鐘源提供時(shí)鐘信號(hào)。下面的圖2a和2b顯示了測(cè)量設(shè)置。將1kHz正弦波模擬電壓信號(hào)注入Σ-Δ調(diào)制器的輸入端，然后在FPGA處對(duì)相應(yīng)的數(shù)字輸出比特流數(shù)據(jù)進(jìn)行采樣，并經(jīng)過(guò)稱(chēng)為抽取的濾波過(guò)程。筆記本電腦上顯示的應(yīng)用圖形用戶(hù)界面(GUI)顯示了重構(gòu)的正弦波、快速傅里葉變換(FFT)，F(xiàn)FT用以計(jì)算信噪比(SNR)和SNR歷史圖與時(shí)間的對(duì)應(yīng)關(guān)系。如果FPGA未能正確采樣Σ-Δ輸出數(shù)據(jù)比特流，則將清楚地觀察到歷史圖上SNR的突然下降。
圖2a：顯示了具有相同F(xiàn)PGA板和應(yīng)用軟件的內(nèi)和外時(shí)鐘Σ-Δ調(diào)制器的測(cè)量設(shè)置。
圖2b：顯示了測(cè)量設(shè)置的簡(jiǎn)化示意圖
查看圖3中示波器捕獲的圖像，內(nèi)時(shí)鐘Σ-Δ調(diào)制器的輸出MCLK信號(hào)似乎是抖動(dòng)的。但從輸出時(shí)鐘MCLK的上升沿到輸出數(shù)據(jù)MDAT的上升沿或下降沿的時(shí)間延遲，對(duì)每個(gè)時(shí)鐘周期看來(lái)都是相同的。同樣，從外時(shí)鐘到其輸出MDAT的時(shí)間延遲似乎也是穩(wěn)定的。這里可得出結(jié)論：對(duì)這兩類(lèi)Σ-Δ調(diào)制器，MDAT在每個(gè)時(shí)鐘周期始終與MCLK同步。
圖3：顯示了示波器捕獲的兩類(lèi)Σ-Δ調(diào)制器的MCLK和MDAT圖像
從圖4中所示的SNR歷史圖與時(shí)間的對(duì)比來(lái)看，對(duì)于兩類(lèi)Σ-Δ調(diào)制器都沒(méi)有觀察到SNR的突然下降。換句話說(shuō)，F(xiàn)PGA(微控制器)可正確讀取這兩類(lèi)Σ-Δ調(diào)制器的輸出數(shù)據(jù)(MDAT)。
圖4：顯示了應(yīng)用GUI軟件中的測(cè)量結(jié)果
高頻時(shí)鐘信號(hào)產(chǎn)生的EMI
高頻時(shí)鐘信號(hào)是系統(tǒng)PCB板上EMI的主要來(lái)源之一。時(shí)鐘頻率越高、PCB走線越長(zhǎng)，時(shí)鐘信號(hào)產(chǎn)生的EMI就越嚴(yán)重。內(nèi)時(shí)鐘Σ-Δ調(diào)制器的時(shí)鐘信號(hào)走線可以更短。一些內(nèi)時(shí)鐘的Σ-Δ調(diào)制器還結(jié)合了擴(kuò)頻技術(shù)來(lái)擴(kuò)展時(shí)鐘信號(hào)的頻率峰值，以有效降低EMI。為證明這點(diǎn)，設(shè)置了一種如圖5所示的簡(jiǎn)單EMI測(cè)量方法，以分別測(cè)量?jī)?nèi)和外時(shí)鐘Σ-Δ調(diào)制器的時(shí)鐘信號(hào)產(chǎn)生的EMI。將環(huán)形天線放置在Σ-Δ調(diào)制器評(píng)估板上方5cm處。示波器設(shè)置為將頻率從0Hz掃頻到100MHz。
圖5：顯示了該簡(jiǎn)單的EMI測(cè)量設(shè)置，用于測(cè)量?jī)深?lèi)Σ-Δ調(diào)制器的時(shí)鐘信號(hào)的EMI
從圖6中示波器捕獲的圖像可以清楚看出，外時(shí)鐘源產(chǎn)生的EMI要高得多，在時(shí)鐘信號(hào)頻率及其諧波處達(dá)到峰值。例如，對(duì)于60MHz的三次諧波，外時(shí)鐘源產(chǎn)生的EMI比內(nèi)時(shí)鐘Σ-Δ調(diào)制器輸出時(shí)鐘信號(hào)的高20dB。
圖6：顯示了進(jìn)入外時(shí)鐘Σ-Δ調(diào)制器的時(shí)鐘信號(hào)產(chǎn)生的EMI要高得多，在時(shí)鐘信號(hào)頻率及其諧波處達(dá)到峰值
推薦閱讀：
