【導(dǎo)讀】電磁干擾EMI中電子設(shè)備產(chǎn)生的干擾信號(hào)是通過(guò)導(dǎo)線(xiàn)或公共電源線(xiàn)進(jìn)行傳輸，互相產(chǎn)生干擾稱(chēng)為傳導(dǎo)干擾。傳導(dǎo)干擾給不少電子工程師帶來(lái)困惑，如何解決傳導(dǎo)干擾？這里，我們先著重討論當(dāng)寄生電容直接耦合到電源輸入電線(xiàn)時(shí)會(huì)發(fā)生的情況。
1.只需幾fF的雜散電容就會(huì)導(dǎo)致EMI掃描失敗。從本質(zhì)上講，開(kāi)關(guān)電源具有提供高 dV/dt 的節(jié)點(diǎn)。寄生電容與高 dV/dt 的混合會(huì)產(chǎn)生 EMI 問(wèn)題。在寄生電容的另一端連接至電源輸入端時(shí)，會(huì)有少量電流直接泵送至電源線(xiàn)。
2.查看電源中的寄生電容。我們都記得物理課上講過(guò)，兩個(gè)導(dǎo)體之間的電容與導(dǎo)體表面積成正比，與二者之間的距離成反比。查看電路中的每個(gè)節(jié)點(diǎn)，并特別注意具有高 dV/dt 的節(jié)點(diǎn)。想想電路布局中該節(jié)點(diǎn)的表面積是多少，節(jié)點(diǎn)距離電路板輸入線(xiàn)路有多遠(yuǎn)。開(kāi)關(guān) MOSFET 的漏極和緩沖電路是常見(jiàn)的罪魁禍?zhǔn)住?/div>
3.減小表面面積有技巧。試著盡量使用表面貼裝封裝。采用直立式 TO-220 封裝的 FET 具有極大的漏極選項(xiàng)卡 (drain tab) 表面面積，可惜的是它通常碰巧是具有最高 dV/dt 的節(jié)點(diǎn)。嘗試使用表面貼裝 DPAK 或 D2PAK FET 取代。在 DPAK 選項(xiàng)卡下面的低層 PCB 上安放一個(gè)初級(jí)接地面板，就可良好遮蔽 FET 的底部，從而可顯著減少寄生電容。
有時(shí)候表面面積需要用于散熱。如果您必須使用帶散熱片的 TO-220 類(lèi) FET，嘗試將散熱片連接至初級(jí)接地(而不是大地接地)。這樣不僅有助于遮蔽 FET，而且還有助于減少雜散電容。
4.讓開(kāi)關(guān)節(jié)點(diǎn)與輸入連接之間拉開(kāi)距離。見(jiàn)圖 1 中的設(shè)計(jì)實(shí)例，其中我忽視了這個(gè)簡(jiǎn)單原則。
圖1.讓輸入布線(xiàn)與具有高 dV/dt 的節(jié)點(diǎn)靠得太近會(huì)增加傳導(dǎo) EMI。
我通過(guò)簡(jiǎn)單調(diào)整電路板(無(wú)電路變化)，將噪聲降低了大約 6dB。見(jiàn)圖 2 和圖 3 的測(cè)量結(jié)果。在有些情況下，接近高 dV/dt 進(jìn)行輸入線(xiàn)路布線(xiàn)甚至還可擊壞共模線(xiàn)圈 (CMC)。
圖2.從電路板布局進(jìn)行 EMI 掃描，其中 AC 輸入與開(kāi)關(guān)電路距離較近
圖3.從電路板布局進(jìn)行 EMI 掃描，其中 AC 輸入與開(kāi)關(guān)電路之間距離較大
你是否有過(guò)在顯著加強(qiáng)輸入濾波器后 EMI 改善效果很小甚至沒(méi)有改善的這種遭遇?這很有可能是因?yàn)橛幸恍﹣?lái)自某個(gè)高 dV/dt 節(jié)點(diǎn)的雜散電容直接耦合到輸入線(xiàn)路，有效繞過(guò)了你的 CMC。為了檢測(cè)這種情況，可臨時(shí)短路 PCB 上 CMC 的繞組，并將一個(gè)二級(jí) CMC 與電路板的輸入電線(xiàn)串聯(lián)。如果有明顯改善，你需要重新布局電路板，并格外注意輸入連接的布局與布線(xiàn)。
現(xiàn)在，我們來(lái)看看共模 EMI 問(wèn)題的最常見(jiàn)來(lái)源：電源變壓器。
該問(wèn)題由一次繞組和二次繞組間的寄生電容以及一次繞組的高 dV/dt 引起。這個(gè)繞組間的電容可起到充電泵的作用，導(dǎo)致雜散電流流到通常連接至接地的二次側(cè)。這里有四個(gè)可最大限度減少該問(wèn)題的常見(jiàn)技巧。
1.進(jìn)行一次繞組，使最高dV/dt出現(xiàn)在外層上。電壓電勢(shì)會(huì)隨每個(gè)匝數(shù)變化。例如在反激拓?fù)渲?，最大的電壓擺幅出現(xiàn)在連接 FET 漏極的一端(見(jiàn)圖 1)。讓“靜音”層臨近最近的二次層，可最大限度地降低在整個(gè)繞組間電容上出現(xiàn)的 dV/dt。采用這種技術(shù)，應(yīng)該明確外部繞組可能已成了有問(wèn)題的噪聲源，其可能會(huì)耦合至變壓器附近的其它目標(biāo)。外部繞組周?chē)赡苄枰粋€(gè)屏蔽繞組。
2.在一次繞組和二次繞組之間使用一個(gè)屏蔽繞組。插入一個(gè)一端連接至輸入或輸入返回端的單層繞組，可使雜散電流離開(kāi)二次繞組并返回至源頭。這種技術(shù)的代價(jià)是略微增加了變壓器的設(shè)計(jì)復(fù)雜性，并增加了漏電感。
3.在一次接地到二次接地之間使用一個(gè)“Y電容器”。該電容器可為雜散電流提供一個(gè)回到一次接地的較低阻抗路徑。電源中的這條本地路徑可防止這些電流找到另外一條通過(guò)接地回到源頭的路徑。但是，對(duì)于能使用多大的電容，這里有一定安全限制。
4.添加一個(gè)共模線(xiàn)圈。有時(shí)候所提到的其它技術(shù)不足以將 EMI 降低到所需水平之下。添加一個(gè)共模線(xiàn)圈，不僅可增加共模阻抗，而且還對(duì)降低傳導(dǎo)噪聲非常有效。但這樣會(huì)產(chǎn)生附加組件成本。在選擇共模線(xiàn)圈時(shí)，要注意檢查相對(duì)于頻率的阻抗曲線(xiàn)。在某種情況下，所有線(xiàn)圈都會(huì)因其自身的繞組間電容問(wèn)題而轉(zhuǎn)變成電容性。
